高吞吐率XTS-AES加密算法的硬件实现

• 作者: 刘政林 李子磊 邹雪城 霍文捷
• 来源期刊: 微电子学与计算机
• 关键词: 高速存储 高吞吐率 并行全流水结构 XTS-AES加密算法
• 年，卷（期）: 2011,（4）
• 页码范围: 95-98,102
• 分类号: TN4
• 语种: 中文

摘要

基于XTS-AES算法提出了一种具有并行全流水结构的硬件实现方法.设计通过展开数据通路的方式,提高了吞吐率;同时还通过采用内部流水线结构优化关键路径的方式,提高了电路的时钟频率和整体工作性能.在UMC 90 nm CMOS工艺条件下,所设计的XTS-AES模块的吞吐率比目前已知XTS-AES的最高吞吐率提高了52.28%.分析结果表明,该硬件模块完全满足现阶段高速加密存储的需要.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邹雪城	华中科技大学电子科学与技术系	310	2261	21.0	31.0
2	刘政林	华中科技大学电子科学与技术系	100	722	14.0	21.0
3	霍文捷	华中科技大学电子科学与技术系	6	13	3.0	3.0
4	李子磊	华中科技大学电子科学与技术系	1	6	1.0	1.0