基于FPGA的秒表检定仪的设计

• 作者: 吴红娟 梁西银 祁磊 赵亚洲
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: FPGA 秒表检定仪 模块化设计 撞表机构 电/机转换装置
• 年，卷（期）: 2016,（3）
• 所属期刊栏目: 智能控制
• 页码范围: 609-616
• 页数: 8页
• 分类号: TP331
• 字数: 4428字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2016.03.032

摘要

针对秒表检定规程已经更新和检定仪携带不便的问题,提出了一种基于FPGA的秒表检定仪设计方法.首先,该秒表检定仪的设计方法采用Verilog硬件描述语言,以QuartusⅡ为设计平台,采用模块化设计,利用FPGA的高时间精度,数码管驱动电路精准地动态显示计时结果,并且创新性地采用电/机转换装置为撞表机构,更精准地触发秒表,提高了检测被检秒表的准确性.其次,该秒表检定仪采用模块化设计,主要由分频模块、功能控制模块、计时模块、时间设置模块、位置设置模块、显示控制模块、舵机控制模块组成.系统采用自上而下的模块设计方法,并且本设计具有外围电路少、集成度高、可靠度强等优点.实验结果表明,该秒表检定仪测试数据时间精度高,能很好地检测秒表的计时准确性,并且携带非常方便.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁西银	西北师范大学物理与电子工程学院	23	69	5.0	7.0
2	祁磊	西北师范大学物理与电子工程学院	3	6	2.0	2.0
3	赵亚洲	西北师范大学物理与电子工程学院	1	3	1.0	1.0
4	吴红娟	西北师范大学物理与电子工程学院	1	3	1.0	1.0