基于FPGA的E1时钟恢复方案的设计和实现

• 作者: 何岸 何能正 董建云
• 来源期刊: 光通信技术
• 学科: 工学
• 关键词: E1 FPGA 数字锁相环 时钟恢复
• 年，卷（期）: 2016,（7）
• 所属期刊栏目: 光传输
• 页码范围: 22-24
• 页数: 3页
• 分类号: TN432
• 字数: 2359字
• 语种: 中文
• DOI: 10.13921/j.cnki.issn1002-5561.2016.07.007

摘要

提出了一种利用FPGA来实现的E1时钟恢复方案.根据E1数据帧的特点,设计了FPGA内部的数字锁相环.通过对传统数字锁相环的鉴相器进行改进,设计基于FIFO的积分型采样鉴相器.进行了误码测试和输入口允许频偏测试,测试结果表明恢复出的E1信号满足相关标准要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	董建云	中国电子科技集团公司第三十四研究所	4	6	1.0	2.0
2	何能正	中国电子科技集团公司第三十四研究所	4	5	1.0	2.0
3	何岸	中国电子科技集团公司第三十四研究所	3	6	1.0	2.0