基于FPGA的可配置IIC总线接口设计

• 作者: 张建芬 张素萍 高照阳
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: FPGA IIC总线接口 Verilog HDL 可配置 仿真验证
• 年，卷（期）: 2016,（4）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 866-873
• 页数: 8页
• 分类号: TP274
• 字数: 5682字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2016.04.023

摘要

针对传统IIC总线接口的FPGA设计可重用性不高的问题，提出了一种基于FPGA的可配置IIC总线接口设计方案。该方案采用同步有限状态机设计方法和硬件描述语言Verilog HDL，对IIC总线的数据传输时序进行模块化设计，采用Signal Tap II对设计模块进行仿真验证。实验结果表明，该设计接口作为一种主控制器接口，可实现与具有IIC总线接口的从机器件100 kbyte/s和400 kbyte/s的可靠数据传输。该方案具有可重用度高、可配置性强、控制灵活等优点，并已成功运用于工程实践中。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张素萍	天津中德职业技术学院电气与能源学院	12	230	7.0	12.0
2	高照阳	上海交通大学上海市复杂薄板结构数字化制造重点实验室	5	60	5.0	5.0