应用于超宽带收发机的多相时钟生成器的设计

• 作者: 刘小峰 刘铛 李宇根 王志华
• 来源期刊: 微电子学与计算机
• 关键词: 超宽带收发机 多相时钟生成 锁相环 延时锁定环 双模可配置
• 年，卷（期）: 2016,（11）
• 页码范围: 87-90,94
• 页数: 5页
• 分类号: TN402
• 语种: 中文

摘要

设计了一款用于超宽带（UWB）收发机的多相位基带时钟生成器．该时钟生成器通过分析锁相环（PLL）和延时锁定环（DLL）结构的共性，提出了一种全匹配的压控振荡器／压控延时线（VCO／VCDL）双模可配置结构，使时钟生成器可以分别在PLL／DLL两种模式下工作，为UWB收发机提供2 GHz 10相位的基带时钟信号．该电路基于TSMC 65 nm CMOS工艺设计实现，有效面积为0．03 mm2．根据测试结果，PLL模式工作时输出相位噪声为－85．04 dBc／Hz＠1 MHz，参考杂散功率为－46．89 dBc．供电电压为1 V时，电路总功耗约为2．1 mW．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志华	清华大学微电子学研究所	183	1964	21.0	36.0
2	李宇根	清华大学微电子学研究所	4	11	1.0	3.0
3	刘小峰	清华大学微电子学研究所	1	1	1.0	1.0
4	刘铛	清华大学微电子学研究所	1	1	1.0	1.0