基于低功耗及加权优化的BIST测试生成器设计实现

• 作者: 叶宏 谈恩民
• 来源期刊: 微电子学与计算机
• 关键词: 可测性设计 BIST 测试生成器 低功耗 加权伪随机测试
• 年，卷（期）: 2006,（12）
• 页码范围: 26-29
• 页数: 4页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2006.12.008

摘要

测试生成器TPG(Test Pattern Generation)的构造是BIST(Built-In Self-Test)测试策略的重要组成部分.文章结合加权伪随机测试原理及低功耗设计技术,提出了一种基于低功耗及加权优化的BIST测试生成器设计方案,它根据被测电路CUT(Circuit Under Test)各主输入端口权值构造TPG,在对测试序列优化的同时达到降低功耗的目的.仿真结果验证了该方案的可行性.