12位100MHz流水线型ADC行为级建模与仿真

• 作者: 刘红岩 王月海
• 来源期刊: 电脑知识与技术：学术交流
• 学科: 工学
• 关键词: VERILOG-A 行为级建模 流水线型ADC
• 年，卷（期）: 2016,（8X）
• 页码范围: 236-238
• 页数: 3页
• 分类号: TN792

摘要

为了提高大规模集成电路的设计效率,该文通过Verilog-A对子ADC、MADC电路、数字校正电路等关键单元进行建模,最后得到12比特100MHZ的流水线型ADC模型,采用Cadence的Spectre仿真器进行仿真验证。通过仿真结果验证得到SNDR为72.9465d B,SNR为72.9484d B距离理想的12比特ADC模型的SNR只差1.0516d B,ENOD为11.8155距离理想的12比特ADC的ENOD只差0.1845,以此验证了本文的ADC是高速有效的ADC模型。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王月海		27	126	6.0	11.0
2	刘红岩		2	0	0.0	0.0