基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对传统高斯滤波算法硬件设计方法中关键路径较长、逻辑延时较大的问题,提出加数压缩的硬件优化实现方法.在高斯滤波算法优化实现过程中,采用移位操作来实现乘法与除法计算,避免使用乘法器与除法器.并引入保留进位加法器(CSA)、基于多路选择器(MUX)的4-2压缩器、加数压缩的树型结构,对9个加数进行3个层次的压缩.经过优化后,只需1个全加器便可得求和结果.结果表明,经过加数压缩设计可以达到缩短关键路径、减少逻辑延时的目标,使逻辑延时缩小32.48%,同时还极大节省所需加法器宏单元数,为后续图像处理模块提供更大的设计自由度.
推荐文章
基于现场可编程门阵列的步进电机控制系统
现场可编程门阵列
步进电机
加减速
细分控制
基于现场可编程门阵列的广义逆矩阵求解
广义逆
奇异矩阵
迹方法
现场可编程门阵列
现场可编程门阵列技术的混沌数字通信系统设计
系统设计
混沌数字通信
现场可编程门阵列技术
信息安全
基于现场可编程门阵列的多路同步技术研究
现场可编程门阵列
同步机
触发
晶体管
集成电路
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于现场可编程门阵列的高斯滤波算法优化实现
来源期刊 浙江大学学报(工学版) 学科 工学
关键词 高斯滤波器 保留进位加法器 基于MUX的4-2压缩器 加数压缩的树型结构 全加器
年,卷(期) 2017,(5) 所属期刊栏目 电气工程
研究方向 页码范围 969-975
页数 7页 分类号 TN47
字数 5474字 语种 中文
DOI 10.3785/j.issn.1008-973X.2017.05.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 陈超 浙江大学电气工程学院 63 302 9.0 15.0
2 罗小华 浙江大学电气工程学院 27 74 6.0 6.0
3 陈淑群 浙江大学电气工程学院 2 10 2.0 2.0
4 俞国军 2 7 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (27)
共引文献  (44)
参考文献  (10)
节点文献
引证文献  (7)
同被引文献  (19)
二级引证文献  (4)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(2)
  • 参考文献(0)
  • 二级参考文献(2)
2001(2)
  • 参考文献(1)
  • 二级参考文献(1)
2002(2)
  • 参考文献(0)
  • 二级参考文献(2)
2003(2)
  • 参考文献(1)
  • 二级参考文献(1)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(5)
  • 参考文献(2)
  • 二级参考文献(3)
2007(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(3)
  • 参考文献(1)
  • 二级参考文献(2)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(4)
  • 参考文献(0)
  • 二级参考文献(4)
2012(2)
  • 参考文献(0)
  • 二级参考文献(2)
2013(2)
  • 参考文献(2)
  • 二级参考文献(0)
2015(2)
  • 参考文献(2)
  • 二级参考文献(0)
2017(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(7)
  • 引证文献(3)
  • 二级引证文献(4)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
高斯滤波器
保留进位加法器
基于MUX的4-2压缩器
加数压缩的树型结构
全加器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
浙江大学学报(工学版)
月刊
1008-973X
33-1245/T
大16开
杭州市浙大路38号
32-40
1956
chi
出版文献量(篇)
6865
总下载数(次)
6
总被引数(次)
81907
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导