基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对流水线技术构建的高速大容量存储阵列,设计了一种基于FPGA的"无效块信息列表动态刷新算法".系统以NAND型Flash为存储介质,以FPGA为逻辑控制中心,在其内部建立一个一维RAM实现了高速大容量存储系统的无效块信息的记录.仿真结果及可行性分析验证了"无效块信息列表动态刷新算法"的可行性,该算法建立的无效块信息列表的容量不受存储容量扩展的影响,减少了对FPGA内部资源的占用,在满足大容量存储的同时,且不影响高速存储.
推荐文章
高速大容量双冗余机载雷达数据记录仪设计
飞行器仪表、设备
机载雷达数据
双冗余
高速FIFO
Flash流水线操作
大容量多总线的信息记录仪设计
大容量
多总线
1553B
记录仪
基于高速eMMC存储的弹载记录仪设计
弹载记录仪
ActelFPGA
eMMC存储
高速采集
低功耗控制
电路设计
基于高速eMMC存储的弹载记录仪设计
弹载记录仪
ActelFPGA
eMMC存储
高速采集
低功耗控制
电路设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速大容量数据记录仪的无效块信息列表动态刷新算法设计
来源期刊 电子器件 学科 工学
关键词 飞行器仪表、设备 高速大容量 FPGA 无效块 Flash
年,卷(期) 2017,(2) 所属期刊栏目 电子电路设计分析及应用
研究方向 页码范围 420-424
页数 5页 分类号 TP333.5
字数 1910字 语种 中文
DOI 10.3969/j.issn.1005-9490.2017.02.032
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (59)
共引文献  (46)
参考文献  (10)
节点文献
引证文献  (2)
同被引文献  (15)
二级引证文献  (5)
1988(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(7)
  • 参考文献(0)
  • 二级参考文献(7)
2007(6)
  • 参考文献(0)
  • 二级参考文献(6)
2008(3)
  • 参考文献(0)
  • 二级参考文献(3)
2009(5)
  • 参考文献(0)
  • 二级参考文献(5)
2010(4)
  • 参考文献(1)
  • 二级参考文献(3)
2011(15)
  • 参考文献(1)
  • 二级参考文献(14)
2012(6)
  • 参考文献(0)
  • 二级参考文献(6)
2013(9)
  • 参考文献(3)
  • 二级参考文献(6)
2014(2)
  • 参考文献(1)
  • 二级参考文献(1)
2015(4)
  • 参考文献(4)
  • 二级参考文献(0)
2017(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(3)
  • 引证文献(0)
  • 二级引证文献(3)
2019(3)
  • 引证文献(1)
  • 二级引证文献(2)
研究主题发展历程
节点文献
飞行器仪表、设备
高速大容量
FPGA
无效块
Flash
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导