高性能LDPC编码器IP核设计与验证

• 作者: 刘艳欢 崔文朋 张一山 朱曦阳 郑哲
• 来源期刊: 微电子学与计算机
• 关键词: LDPC 动态配置 编码器 固态硬盘
• 年，卷（期）: 2017,（4）
• 页码范围: 8-12
• 页数: 5页
• 分类号: TN432
• 语种: 中文

摘要

为了实现大数据时代以固态硬盘为代表的大容量高吞吐率存储器的纠错编码,基于数学特性优异的LDPC码,提出了一种半并行的LDPC编码器架构.采用SIMD指令的调度控制流方式实现了RU编码算法,完成了码率和码长等参数可动态配置的LDPC编码器的电路设计.通过Matlab与ModelSim联合仿真,并在Xilinx FPGA平台上验证了编码器的功能正确性.结果表明:工作频率为100 MHz时,配置时间少于7 μs且相对于其它编码器结构可以在较少的资源下吞吐率可达4.82 Gb/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	朱曦阳	清华大学微电子学研究所	2	3	1.0	1.0
2	张一山	清华大学微电子学研究所	2	8	1.0	2.0
3	郑哲	全球能源互联网研究院信息与通信研究所	3	2	1.0	1.0
4	刘艳欢	清华大学微电子学研究所	1	0	0.0	0.0
5	崔文朋	全球能源互联网研究院信息与通信研究所	1	0	0.0	0.0