原文服务方: 微电子学与计算机       
摘要:
为了实现大数据时代以固态硬盘为代表的大容量高吞吐率存储器的纠错编码,基于数学特性优异的LDPC码,提出了一种半并行的LDPC编码器架构.采用SIMD指令的调度控制流方式实现了RU编码算法,完成了码率和码长等参数可动态配置的LDPC编码器的电路设计.通过Matlab与ModelSim联合仿真,并在Xilinx FPGA平台上验证了编码器的功能正确性.结果表明:工作频率为100 MHz时,配置时间少于7 μs且相对于其它编码器结构可以在较少的资源下吞吐率可达4.82 Gb/s.
推荐文章
哈夫曼编码器IP核的设计与实现
哈夫曼编码器
IP核
数据压缩
多码率并行LDPC编码器的设计与实现
低密度奇偶校验码
多码率
并行编码器
基于VHDL的哈夫曼编码器的IP核设计
哈夫曼编码
VHDL
IP核
SOC
一种可重构LDPC编码器的设计与实现
LDPC编码器
流水线结构
可重构
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高性能LDPC编码器IP核设计与验证
来源期刊 微电子学与计算机 学科
关键词 LDPC 动态配置 编码器 固态硬盘
年,卷(期) 2017,(4) 所属期刊栏目
研究方向 页码范围 8-12
页数 5页 分类号 TN432
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 朱曦阳 清华大学微电子学研究所 2 3 1.0 1.0
2 张一山 清华大学微电子学研究所 2 8 1.0 2.0
3 郑哲 全球能源互联网研究院信息与通信研究所 3 2 1.0 1.0
4 刘艳欢 清华大学微电子学研究所 1 0 0.0 0.0
5 崔文朋 全球能源互联网研究院信息与通信研究所 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1962(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
LDPC
动态配置
编码器
固态硬盘
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导