基于Xilinx FPGA的硬件协处理器设计

• 作者: 张强 王华 苏宏锋 闫晓茹
• 来源期刊: 数字技术与应用
• 学科: 工学
• 关键词: FPGA 硬件协处理 SystemGenerator HLS
• 年，卷（期）: 2017,（4）
• 所属期刊栏目: 设计开发
• 页码范围: 173-174,178
• 页数: 3页
• 分类号: TP332
• 字数: 1450字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-9416.2017.04.109

摘要

DSP+FPGA模式具有结构复杂、成本高以及资源浪费比较严重的缺点,基于FPGA的软硬件协同设计已成为DSP+FPGA的理想替代方案.FPGA软硬件协同系统中,硬件协处理器的高效设计尤其重要.Xilinx提供了三种硬件协处理器设计方法:HDL语言+IP核,System Generator和HLS(High-Level Synthesis).鉴于HDL语言描述算法能力有限,重点研究了后两种硬件设计方式.在实验环节选取Sobel边缘提取算法,并用System Generator和HLS加以实现.最终结果说明,这两种新颖的设计方式具有设计效率高、能够实现较复杂算法以及加速仿真和验证的优越特性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	闫晓茹	四川交通职业技术学院信息工程系	13	17	2.0	3.0
2	王华	四川交通职业技术学院信息工程系	22	35	4.0	5.0
3	苏宏锋	四川交通职业技术学院信息工程系	15	17	3.0	3.0
4	张强	四川交通职业技术学院信息工程系	6	9	2.0	2.0