CAN总线控制器IP设计

• 作者: 汪晓翔 马琪
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: CAN总线控制器 IP核 片上系统 FPGA验证
• 年，卷（期）: 2018,（10）
• 页码范围: 29-32
• 页数: 4页
• 分类号: TN47
• 字数: 2659字
• 语种: 中文
• DOI: 10.16180/j.cnki.issn1007-7820.2018.10.007

摘要

CAN总线是面向工业测控系统通信应用的有效解决方案,文中提出一种高可靠性、高实时性和低成本的CAN总线控制器IP核设计方案.该IP核采用Verilog硬件描述语言,实现了CAN2.0数据链路层协议,具备查错纠错能力,总线参数灵活可配满足不同应用需求.此外,将CAN总线控制器集成到片上系统,搭建完整FPGA验证平台,设计的CAN总线控制器作为CAN总线上的一个节点,验证该IP核的功能.实验结果表明,该CAN总线满足应用需求,控制器传输速率达到1 Mbit·s-,传输报文丢失率低.