基于硬件事务内存构建并发链表

• 作者: 吴振伟 张文喆
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 并发链表 硬件事务内存 实践分析
• 年，卷（期）: 2018,（z1）
• 所属期刊栏目: 高性能计算
• 页码范围: 154-158
• 页数: 5页
• 分类号: TP302
• 字数: 3491字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2018.Suppl(1).028

摘要

并发数据结构是并行程序的基本组成部分,其执行效率直接影响到并行程序的执行性能.设计并发数据结构需要解决的一个主要问题是数据同步.传统的基于锁的同步控制策略使用较为普遍,但无法兼顾编程效率和执行性能.事务内存作为一种新兴的并行编程范式被提出.基于Intel处理器所提供的硬件事务内存构建并发链表,并与基于锁和基于硬件同步原语的并发链表展开性能比对,研究Intel硬件事务内存对并发链表执行效率的影响.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张文喆	国防科技大学计算机学院	4	10	2.0	2.0
2	吴振伟	国防科技大学计算机学院	1	2	1.0	1.0