基于DFT滤波器组的低时延FPGA语音处理实现研究

• 作者: 何宁宁 王建平 胡彩娥 薛一鸣 陈鹞
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 语音处理 DFT滤波器组 低时延 FPGA 并行设计
• 年，卷（期）: 2018,（3）
• 所属期刊栏目: 学术论文
• 页码范围: 695-701
• 页数: 7页
• 分类号: TN912.3
• 字数: 4954字
• 语种: 中文
• DOI: 10.3969/j.issn.0372-2112.2018.03.027

摘要

提出了WOLA(Weighted Overlap-Add)并行结构的低时延DFT滤波器组的设计和FPGA实现方法.为降低系统总体时延,在综合考虑传递失真、混迭失真的基础上,将群时延引人系统目标函数,并采用非对称综合原型滤波器设计方法,提出迭代算法,实现了DFT滤波器组低时延优化设计.通过对DFT滤波器组中分析和综合功能的关键模块采用多路并行乘法、多级流水加法链设计,实现了并行的W0LA结构DFT滤波器组,降低FPGA实现的计算时延.整个设计在Xilinx公司的Zynq7020型号FPGA芯片上进行实现.PESQ测试表明,设计的DFT滤波器组能取得较好的语音质量.与串行WOLA结构的实现对比表明,在16kHz语音采样率下,并行的WOLA结构FPGA实现的总时延能降低1.192ms,其中群时延降低12％,计算时延降低29.2％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王建平	中国农业大学信息与电气工程学院	39	259	9.0	15.0
2	薛一鸣	中国农业大学信息与电气工程学院	6	9	2.0	2.0
3	陈鹞	中国农业大学信息与电气工程学院	2	6	2.0	2.0
4	何宁宁		1	3	1.0	1.0
5	胡彩娥		6	20	3.0	4.0