深度剖析高速PCB等长线的时序差异

• 作者: 黄月明
• 来源期刊: 电子制作
• 关键词: 高速电路 PCB 仿真
• 年，卷（期）: 2018,（3）
• 所属期刊栏目: 电子基础
• 页码范围: 94-95
• 页数: 2页
• 字数: 1573字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-5059.2018.03.039

摘要

随着电子技术的不断发展,电子电路中的时钟频率越来越高,当时钟信号频率高达一定程度以上时,为了保证信号传输的时序一致,在大多数情况下要对并行传输信号要作等长处理.但在信号频率足够高的情况下,我们会发现即使同组信号线都严格等长,但也会存在传输信号不同步到达的情况,即存在时序差.本文针对等长线产生时差的几种情况进行详细的分析,希望能让大家对高速电路的时序问题得到进一步的认识得到加深,避免不必要的错误.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄月明		2	2	1.0	1.0