4GS/s-12bit ADC内置数字下变频器(DDC)的ASIC实现

• 作者: 吴旦昱 周磊 武锦 薛金鑫 马崇鹤
• 来源期刊: 微电子学与计算机
• 关键词: 数字下变频器 数控振荡器 40 nm ASIC
• 年，卷（期）: 2019,（1）
• 页码范围: 85-89
• 页数: 5页
• 分类号: TN911|TN492
• 语种: 中文

摘要

本文提出了一种适合ASIC实现的可编程的数字下变频器(DDC)设计方法,该DDC嵌入于4GS/s-12bit ADC中,能够处理频率为4GHz的输入信号,并提供抽取因子分别为4、8、16、32的降采样功能.设计的DDC由一个基于CORDIC算法实现的数控振荡器(NCO)和一个全半带滤波器(HB-FIR)级联结构的抽取滤波器组组成.优化半带滤波器系数和各级数据精度,提出多种改进结构优化设计,有效减少硬件开销.基于40 nm CMOS工艺,完成数字下变频器的前端设计和后端实现,并进行了流片.仿真结果显示,该设计可以在500 MHz的工作时钟频率下达到设计目标,抽取因子为4模式下,最大无衰减通带带宽可达420 MHz,版图面积1550* 650 μm2,0.9V工作电压,功耗为180.69 mW.验证了该设计方法适合于高速高精度数字信号的2n下变频.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周磊	中国科学院微电子研究所	53	456	14.0	19.0
5	薛金鑫	中国科学院微电子研究所	2	6	2.0	2.0
9	马崇鹤	中国科学院微电子研究所	3	10	3.0	3.0
13	吴旦昱	中国科学院微电子研究所	11	18	3.0	3.0
17	武锦	中国科学院微电子研究所	18	35	3.0	5.0