具有高资源利用率特征的改进型查找表电路结构与优化方法

• 作者: 刘长龙 李威 杨海钢 石彩霞 郝亚男 高丽江
• 来源期刊: 电子与信息学报
• 学科: 工学
• 关键词: 基本可编程逻辑单元 查找表 进位链 映射 装箱
• 年，卷（期）: 2019,（10）
• 所属期刊栏目: 论文
• 页码范围: 2382-2388
• 页数: 7页
• 分类号: TN402
• 字数: 2357字
• 语种: 中文
• DOI: 10.11999/JEIT190095

摘要

该文着重研究了FPGA芯片中核心模块基本可编程逻辑单元(BLE)的电路结构与优化设计方法,针对传统4输入查找表(LUT)进行逻辑操作和算术运算时资源利用率低的问题,提出一种融合多路选择器的改进型LUT结构,该结构具有更高面积利用率;同时提出一种对映射后网表进行统计的评估优化方法,可以对综合映射后网表进行重新组合,通过预装箱产生优化后网表;最后,对所提结构进行了实验评估和验证.结果表明:与Intel公司Stratix系列FPGA相比,采用该文所提优化结构,在MCNC电路集和VTR电路集下,资源利用率平均分别提高了10.428％ 和10.433％,有效提升了FPGA的逻辑效能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨海钢	中国科学院电子学研究所	134	485	10.0	15.0
5	李威	中国科学院计算技术研究所	69	909	13.0	29.0
6	刘长龙	中国电子科技集团公司第五十四研究所	6	24	3.0	4.0
7	高丽江	中国科学院电子学研究所	4	6	1.0	2.0
11	郝亚男	中国电子科技集团公司第五十四研究所	5	18	2.0	4.0
12	石彩霞	中国科学院电子学研究所	1	0	0.0	0.0