一种基于FPGA的高精度定时内插间隔估计方法

• 作者: 安君帅 陈章
• 来源期刊: 通信技术
• 学科: 社会科学
• 关键词: 全数字接收机 位定时同步 内插间隔估计 FPGA
• 年，卷（期）: 2019,（12）
• 所属期刊栏目: 工程与应用
• 页码范围: 3080-3084
• 页数: 5页
• 分类号: G316
• 字数: 1874字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2019.12.043

摘要

针对全数字接收机中位定时同步环定时恢复精度低、实现难度大等问题,提出了一种基于FPGA的高精度定时恢复内插间隔估计方法.该方法以系统主时钟作为基准进行内插间隔估计和定时补偿,可获得低于系统主时钟的估计精度和恢复精度,且工程实现复杂度低、占用资源小、结构灵活性强,对于内插滤波器及内插定时误差估计算法不做特殊要求,具有较强的工程实现通用性.仿真结果表明,该方法具有更高的定时恢复精度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	安君帅		8	2	1.0	1.0
2	陈章		4	0	0.0	0.0