面向eFPGA的拼接式布线资源建模方法

• 作者: 杨海钢 涂开辉 王鑫楠 黄志洪
• 来源期刊: 太赫兹科学与电子信息学报
• 学科: 工学
• 关键词: 嵌入式可编程门阵列核(eFPGA) Pathfinder算法 布线 布线资源图(RRG) 拼接
• 年，卷（期）: 2020,（3）
• 所属期刊栏目: 信号与信息处理、计算机与控制
• 页码范围: 491-496
• 页数: 6页
• 分类号: TN402
• 字数: 4310字
• 语种: 中文
• DOI: 10.11805/TKYDA2019053

摘要

嵌入式可编程门阵列核(eFPGA)在定制过程中的每一次迭代,都需要在新生成的布线资源图(RRG)上进行布线,进而完成该次迭代对面积/时序等参数的评估.传统的eFPGA RRG建图方法,在每次评估迭代时都需要重新生成全芯片的结构描述并在其基础上建立布线边和布线点,建图问题复杂度随芯片规模线性增大,很容易达到性能瓶颈.为了应对上述挑战,首先针对复用单元类型建立其RRG模型以及互连关系模型,然后采用一种根据资源排布关系,以动态拼接方式即时生成不同待评估阵列规模RRG的方法.实验证明,其相较于传统方法,在复用单元类型库不变的eFPGA评估过程中,依赖更小且近乎不变的数据库,建图总时间降低了约84％,内存峰值占用平均降低了约64％,从而提高了eFPGA的评估效率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨海钢		134	485	10.0	15.0
5	黄志洪		16	24	3.0	4.0
6	涂开辉		2	0	0.0	0.0
10	王鑫楠	中国科学院电子学研究所	1	0	0.0	0.0