基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
通过分析当前串行RapidIO协议与PCI Express协议,利用RapidIO与PCI Express在物理层的共同特性,针对多种高速串行接口协议SoC系统设计需求,提出了一种共PHY的高速SoC设计.通过FPGA的动态重配置功能,使用FPGA串行高速收发器GTX,动态转发RapidIO和PCI Express协议包.利用FPGA上的重配置分割,将控制器上层多路选择器放入可重配置部分,实现DMA到多路选择器的可重配设计.实验测试使用两片Virtex-7 2000TFPGA芯片互联,传输的峰值吞吐量可以达到9.5 Gbps,资源利用率降低到原来的72.8%,系统的灵活性大幅提高.
推荐文章
基于FPGA的串行RapidIO-PCI转接桥设计
高速总线
RapidIO互联技术
转接桥
FPGA平台
PCI Express总线接口板的设计与实现
PCI Express
体系结构
PEX8311
复杂可编程逻辑器件
Windriver
基于PCI Express总线的串行接口设计
FPGA
PCI Express总线
IP核
UART
基于PCI Express总线的高速数据记录卡设计
PCI Express总线
现场可编程门阵列
端点模块
直接存储器存取
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 高速串行总线RapidIO与PCI Express动态可重配置设计
来源期刊 电子测量技术 学科 工学
关键词 RapidIO协议 PCI Express协议 动态重配置
年,卷(期) 2020,(3) 所属期刊栏目 嵌入式技术
研究方向 页码范围 86-91
页数 6页 分类号 TP336
字数 语种 中文
DOI 10.19651/j.cnki.emt.1903322
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (22)
共引文献  (14)
参考文献  (4)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(3)
  • 参考文献(0)
  • 二级参考文献(3)
2011(5)
  • 参考文献(0)
  • 二级参考文献(5)
2012(4)
  • 参考文献(0)
  • 二级参考文献(4)
2013(7)
  • 参考文献(2)
  • 二级参考文献(5)
2014(2)
  • 参考文献(0)
  • 二级参考文献(2)
2015(2)
  • 参考文献(2)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
RapidIO协议
PCI Express协议
动态重配置
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
总被引数(次)
46785
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导