高效众核DSP仿真调试结构的设计与实现

• 作者: 吴虎成 潘奇 王慧丽 雷元武
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 众核DSP 仿真调试 软硬件联合优化
• 年，卷（期）: 2020,（6）
• 所属期刊栏目: 工程实践
• 页码范围: 1524-1528
• 页数: 5页
• 分类号: TP391.9
• 字数: 2518字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2020.06.049

摘要

在众核芯片中,因为核数过多,JTAG串联链路过长,导致在仿真调试时存在效率低下,用户界面卡顿的问题.文章提出一种高效的基于分组共享策略的众核DSP仿真调试结构.该结构采用一种新型的总-分JTAG调试通路,在芯片顶层以菊花链串联的方式设置多个JTAG控制器,单个JTAG控制器则负责多个单核的仿真调试工作.由单个JTAG控制器负责的多个单核为并行关系,不插入JTAG扫描链路.该结构可高效完成芯片内核的流水线控制,资源访问等仿真调试.在X-DSP中,相比所有单核进入JTAG串联链路的设计,X-DSP的JTAG串行链路长度降低94％,并且通过软硬件联合的优化技术,对存储体的大批量读操作所需时间降低为原来的56％.FPGA板上调试结果显示,在进行流水线调试及资源访问时,用户调试界面无明显卡顿.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴虎成	国防科技大学计算机学院	5	7	2.0	2.0
2	雷元武	国防科技大学计算机学院	7	34	2.0	5.0
3	王慧丽	国防科技大学计算机学院	3	112	1.0	3.0
4	潘奇	国防科技大学计算机学院	1	0	0.0	0.0