一种高效的时序转换电路设计与实现

• 作者: 杜斐 何嘉文 刘承禹 张骏 田泽
• 来源期刊: 计算机技术与发展
• 关键词: 嵌入式处理器 PLB总线 同步时序 异步时序 转换电路
• 年，卷（期）: 2021,（5）
• 所属期刊栏目: 系统工程
• 页码范围: 96-101
• 页数: 6页
• 分类号: TP39
• 语种: 中文
• DOI: 10.3969/j.issn.1673-629X.2021.05.017

摘要

嵌入式处理器是目前片上系统中常用的处理器引擎,包括处理器、PLB总线系统、软件驱动等部分,其性能高、功耗低、使用灵活,通过处理器自带的PLB总线,可将成熟IP与嵌入式处理器相连接.由于PLB总线结构复杂,时序多样,且其接口时序与常用的寄存器接口访问时序差距较大,不利于迅速建立成熟IP和PLB总线连接.为解决此问题,首先深入研究了嵌入式处理器内部PLB总线协议和PLB总线各个接口的结构及机制,然后在理解PLB总线系统时序以及内部各子模块的功能与工作机制的基础上,提出一种高效时序转换电路解决方案,以满足PLB总线端单拍传输、Line传输和Burst传输,从设备端同步时序传输、异步时序传输的通信需求.通过功能仿真和工程实践表明,该时序转换电路工作稳定,性能良好,具有配置灵活、使用方便、数据传输效率高等优点,较好地满足了应用需求,且对其他类似接口转换设计具有一定的借鉴意义.