基于FPGA的高速AD动态相位自校准实现

• 作者: 何广亮 汤晓云
• 来源期刊: 电子制作
• 关键词: 高速AD ADS4449 随路时钟 IDELAYE2 数据窗口
• 年，卷（期）: 2021,（19）
• 所属期刊栏目: 信息工程
• 页码范围: 48-50,24
• 页数: 4页
• 语种: 中文
• DOI: 10.3969/j.issn.1006-5059.2021.19.015

摘要

在信号处理系统中,高速AD数据与随路时钟路径传输延时不同,可能导致数据接收絮乱,进而导致信号处理结果不正确.本文基于Xilinx 7系列FPGA和ADS4449芯片,利用FPGA中的IDELAYE2延时调整机制,设计了一种动态相位调整算法,自适应的调整数据与随路时钟的延时,通过采样时钟找到数据窗口的中心,实现通道内14bit数据的对齐,使得AD采集的数据稳定可靠,从而使得后续信号处理成为可能.经过±50℃的高低温实验证明该算法稳定可行.