基于同步时序的余3码检测器的设计方法

• 作者: 郑四海 郑昌睿
• 来源期刊: 信息与电脑
• 学科: 工学
• 关键词: 余3码 同步时序 触发器 激励函数
• 年，卷（期）: 2021,（19）
• 所属期刊栏目: 软件开发与应用
• 页码范围: 177-180
• 页数: 4页
• 分类号: TP183
• 语种: 中文
• DOI: 10.3969/j.issn.1003-9767.2021.19.053

摘要

余3码作为一种特殊的BCD编码,在各种逻辑运算及加密算法中有着广泛的应用.本文设计一种余3码检测器,可以对从输入端串行输入的先低位后高位的8421码进行分析与判断,当不是余3码时,电路输出为1,否则输出为0.同时,对同步时序逻辑电路设计的常用方法及逻辑电路优化过程作了深入的研究与探讨,详细分析并实现了从抽象问题到检测器成型的每一步骤,为相关研究人员提供了一种通用的设计思路和方法.