基于CPU+FPGA的实时临空信道模拟器设计

• 作者: 路辉 刘雪妍 北京航空航天大学电子信息工程学院
• 来源期刊: 计算机测量与控制
• 关键词: 临近空间 高动态飞行器 信道模拟器 更新速率 性能测试
• 年，卷（期）: 2024,（11）
• 所属期刊栏目: 设计与应用
• 页码范围: 286-292,298
• 页数: 8页
• 语种: 中文
• DOI: 10.16526/j.cnki.11-4762/tp.2023.11.043

摘要

信道建模是研究临近空间通信技术、评估系统传输特性的基础和重要方法；临空飞行器从低速向高速发展，信道变化频次随飞行器速度增大而愈加频繁；为实现对临空通信过程中信道衰落的实时仿真，研制基于CPU+FPGA架构、参数1 ms更新一次的临空信道模拟器；该模拟器内置气象性损耗模型和无线信道衰落模型，CPU端通过设计状态机控制模块、优化参数计算逻辑、优化操作系统来压缩信道参数的计算时间；FPGA部分设计关键信息同步方案、基于状态机的双保障更新机制保证参数的可靠稳定传输、并行加速处理实现信息交互和增强信号处理速度；实测结果表明，上述方案有效提升了临空信道模拟器的参数计算速度和信号处理速度，可实现信道参数随收发机运动1 ms更新一次。