使用变比例到定比例的方法优化CMOS串联缓冲器链的设计

• 作者: 唐璞山 张鹏 童家榕 陈凯宇
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 串联缓冲器链 时延分析 面积比例优化
• 年，卷（期）: 2000,（11）
• 所属期刊栏目: 科研通信
• 页码范围: 125-128
• 页数: 4页
• 分类号: TP347
• 字数: 3852字
• 语种: 中文
• DOI: 10.3321/j.issn:0372-2112.2000.11.035

摘要

本文提出了一种新的变比例到定比例(variable to fixed,VF)的CMOS串联缓冲器链的设计方法.这种VF的设计方法考虑了一个由倒相器组成的缓冲器链的初始输入波形斜率对其每一级时延的影响.同时,计算了倒相器的前馈电容对时延的影响.并着重研究了以上因素所导致的缓冲器链前几级的特殊性质,并据此提出了一个考虑初始波形的全局的倒相器链的优化方法.对每个倒相器的输出响应,我们提出了一组解析表达式.理论推导和SPICE的模拟证明,我们的VF设计方法是一个针对时延的最优解,面积相应较小.实验数据显示:与传统的常比例方法相比,可以节省6～10%的时延和30～70%的面积.