用于高速逻辑电路优化的改进Retiming算法

• 作者: 林争辉 申旦
• 来源期刊: 计算机辅助设计与图形学学报
• 学科: 工学
• 关键词: 时序重排 同步时序电路优化 电路综合 电子设计自动化
• 年，卷（期）: 2001,（6）
• 所属期刊栏目: 电子设计自动化
• 页码范围: 481-484
• 页数: 4页
• 分类号: TN47
• 字数: 2833字
• 语种: 中文
• DOI: 10.3321/j.issn:1003-9775.2001.06.001

摘要

时序重排是一种同步时序电路性能优化的重要方法.文中提出了一种改进时序重排算法，使时序重排可以更有效地与其它组合优化算法结合起来，共同提高同步时序电路的速度.在各种不同的测试电路上得到的实验结果显示，这种算法在与其它组合优化方法的结合上，较以往的时序重排算法有很大的改进.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林争辉	上海交通大学大规模集成电路研究所	116	603	12.0	20.0
2	申旦	上海交通大学大规模集成电路研究所	3	2	1.0	1.0