一种用于ASIC芯片测试的多接口CPU模型的VHDL设计

• 作者: 冯重熙 程晓军 葛宁
• 来源期刊: 电讯技术
• 学科: 工学
• 关键词: 专用集成电路 仿真测试 硬件描述语言
• 年，卷（期）: 2001,（5）
• 所属期刊栏目: 研究与开发
• 页码范围: 13-17
• 页数: 5页
• 分类号: TN492
• 字数: 3532字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-893X.2001.05.003

摘要

为了对具有不同CPU接口的VHDL语言实现的ASIC芯片进行仿真测试,降低芯片测试的复杂性及成本,本文设计了一个专门用于芯片测试的CPU模型.模型用VHDL语言实现,设计采用了分层次、模块化的设计思想.与现有的VHDL实现的CPU模型相比较,该模型具有结构简单、多接口、高效率、调试使用方便等特点.本文对此CPU模型的设计思想、结构作了介绍和分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	葛宁	清华大学电子工程系	80	431	10.0	18.0
2	冯重熙	清华大学电子工程系	46	327	10.0	16.0
3	程晓军	清华大学电子工程系	8	17	3.0	3.0