基于Boole过程的并行逻辑模拟算法

• 作者: 冯刚 杜振军 马光胜
• 来源期刊: 哈尔滨工程大学学报
• 学科: 工学
• 关键词: 逻辑模拟 Boole过程论 加权活动元件队列 加速比
• 年，卷（期）: 2001,（6）
• 页码范围: 59-64
• 页数: 6页
• 分类号: TP301
• 字数: 4816字
• 语种: 中文
• DOI: 10.3969/j.issn.1006-7043.2001.06.016

摘要

在逻辑模拟中用波形作为电路状态的描述工具,通过对波形的计算和检查实现精确的模拟.在Boole过程模拟法的基础上,为了降低逻辑模拟计算的时间复杂度,提出了一种基于共享主存结构的借助加权活动元件队列来提高处理机利用率的并行逻辑模拟算法.该算法免除了以往耗时很多的电路划分过程,在一定程度上提高了并行加速比.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	冯刚		1	5	1.0	1.0
2	马光胜		1	5	1.0	1.0
3	杜振军		1	5	1.0	1.0