基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在单级多比特增量-总和调制器中,量化器的规模是与其比特数成指数增长的,当比特数增加时,量化器会很快变得难以实现.本文提出了一种新结构:降噪环路(Noise-Reducing Loop),能够利用较少比特的量化器获得较多比特量化器的效果,在获得高信噪比的同时,大大地减小了电路规模.在此基础上应用动态量化(Dynamic Quantization)算法,可以使调制器在很宽的工作范围内具有较高的性能.
推荐文章
新的多比特增量-总和调制器结构
增量-总和调制器
多比特量化器
模数转换器
Σ-Δ调制器的非理想特性建模与验证
Σ-Δ
调制器
运放非理想特性
电容失配
高层次建模
∑-Δ调制器信噪比的优化
∑-Δ调制器
电路设计
仿真
信噪比
静态存储器多比特翻转的概率失效模型
多比特翻转
静态存储器
可靠性
刷新
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 多比特增量-总和调制器中的降噪环路
来源期刊 电子学报 学科 工学
关键词 增量-总和调制器 多比特量化器 动态量化
年,卷(期) 2001,(8) 所属期刊栏目 学术论文
研究方向 页码范围 1013-1017
页数 5页 分类号 TN911
字数 5860字 语种 中文
DOI 10.3321/j.issn:0372-2112.2001.08.002
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 凌燮亭 19 131 6.0 10.0
2 王正宏 2 7 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2001(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
增量-总和调制器
多比特量化器
动态量化
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子学报
月刊
0372-2112
11-2087/TN
大16开
北京165信箱
2-891
1962
chi
出版文献量(篇)
11181
总下载数(次)
11
总被引数(次)
206555
论文1v1指导