乘累加运算器的高性能解决方案

• 作者: 周昔平 樊晓桠 高德远
• 来源期刊: 微电子学与计算机
• 关键词: 乘累加运算器 压缩单元 DCT
• 年，卷（期）: 2002,（11）
• 所属期刊栏目: 微电子技术
• 页码范围: 21-24,64
• 页数: 5页
• 分类号: TP32
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2002.11.008

摘要

在设计数字信号处理器时我们经常要设计高性能的乘累加运算器.文章详细分析了乘累加运算器的结构,提出了其高性能设计方案并采用标准单元进行了实现,同时提出了DCT运算单元的高性能解决方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高德远		166	1045	15.0	24.0
2	樊晓桠		170	1393	17.0	29.0
3	周昔平		12	89	4.0	9.0