运算器与逻辑部件

• 来源期刊: 电子科技文摘
• 学科: 工学
• 关键词: 逻辑块 Sutton 除法器 译码过程 数字序列 钟发生 极高频 电子工程师 DIGIT Singh
• 年，卷（期）: dzkjwz_2002,（10）
• 页码范围: 118-119
• 页数: 2页
• 分类号: TP332.2

摘要

【正】 Y2002-63121-546 0221099现场可编程门阵列逻辑块的乘法单元=A flexible mul-tiplication unit for an FPGA logic block[会,英]/Ra-jagopalan,K.& Sutton,P.//The IEEE InternationalSymposium on Circuits and Systems Vol.4 pf 5.—546～549(HE)Y2002-63121-578 0221100一类 GF(2~m)的并行位收缩乘法器=New bit-parallelsystolic multipliers for a class of GF(2~m)[会,英]/Lee,C.-Y.& Lu,E.-H.//The IEEE International Sym-posium on Circuits and Systems Vol.4 of 5.—578～581(HE)