HDTV集成解码芯片的一种总线设计

• 作者: 刘鹏 周莉 姚庆栋 李东晓
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: HDTV集成解码芯片 总线仲裁 时间片 软硬件协同设计 软硬件协同仿真
• 年，卷（期）: 2003,（3）
• 所属期刊栏目: 短文
• 页码范围: 81-86
• 页数: 6页
• 分类号: TN492
• 字数: 4032字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2003.03.018

摘要

本文给出了HDTV集成解码芯片的一种总线设计方案.通过分割总线时间片静态调度DMA传输,并将部分HDTV解码同步控制嵌入到总线调度中,使总线数据传输与解码流程相配合,有效地分配和使用总线带宽,在确保满足系统实时处理性能的条件下,尽可能降低系统对总线带宽的需求,减少片内数据缓冲区容量以降低系统硬件开销.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李东晓	浙江大学信息与电子工程学系	51	338	11.0	17.0
2	刘鹏	浙江大学信息与电子工程学系	78	817	15.0	26.0
3	姚庆栋	浙江大学信息与电子工程学系	107	768	16.0	21.0
4	周莉	浙江大学信息与电子工程学系	11	51	4.0	7.0