实验仪上高速缓存的设计方法及实现

• 作者: 章复嘉
• 来源期刊: 杭州电子科技大学学报（自然科学版）
• 关键词: 高速缓存 组成原理实验仪 命中率
• 年，卷（期）: 2004,（3）
• 页码范围: 39-41
• 页数: 3页
• 分类号: TP391.6
• 语种: 中文
• DOI: 10.3969/j.issn.1001-9146.2004.03.011

摘要

高速缓存(Cache)是计算机组成原理教学中的一个重要部分,由于技术上的原因,目前市场上的组成原理实验仪都不包含Cache.对在实验仪上设计开发Cache提出了一种新的方法,并针对流行的TDN-CM+型组成原理实验仪的结构,用CPLD器件仿真实现了Cache部件,典型数据定量仿真测试表明,所设计的Cache部件具有合理的命中率,符合计算机上Cache的工作原理又能够满足教学需要.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	章复嘉	杭州电子科技大学计算机学院	7	56	3.0	7.0