用VHDL设计CRC发生器和校验器

• 作者: 井海明 高占凤
• 来源期刊: 中国有线电视
• 关键词: VHDL 数字传输 差错控制 CRC
• 年，卷（期）: 2004,（3）
• 所属期刊栏目: 技术交流
• 页码范围: 60-62
• 页数: 3页
• 分类号: TN941.1
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7022.2004.03.014

摘要

用VHDL设计了一个在数字传输中常用的校验、纠错模块--循环冗余校验CRC模块,完成数据传输中的差错控制.通过时序仿真波形可看出,当输入12位信息位时,通过CRC发生器和校验器,可得到准确的输出.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高占凤		38	309	9.0	16.0
2	井海明		19	82	6.0	8.0