基于MAX+PluSII的半加器VHDL文本输入方法设计

• 作者: 段杏林
• 来源期刊: 黄山学院学报
• 学科: 工学
• 关键词: VHDL 工程 编译 文件夹
• 年，卷（期）: 2005,（6）
• 所属期刊栏目: 计算机和网络
• 页码范围: 60-62
• 页数: 3页
• 分类号: TP314
• 字数: 1506字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-447X.2005.06.023

摘要

本文系统地介绍了如何将半加器VHDL文件设定为工程的具体方法和步骤.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	段杏林	黄山学院电子信息工程系	15	64	5.0	7.0