基于DBL结构的嵌入式64kb SRAM的低功耗设计

• 作者: 冯国臣 刘兴旺 沈绪榜
• 来源期刊: 西安电子科技大学学报（自然科学版）
• 学科: 工学
• 关键词: 存储器 SRAM 位线分割 分块译码
• 年，卷（期）: 2005,（4）
• 页码范围: 643-647
• 页数: 5页
• 分类号: TP343
• 字数: 2364字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2400.2005.04.035

摘要

针对嵌入式系统的低功耗要求,采用位线分割结构和存储阵列分块译码结构,完成了64kb低功耗SRAM模块的设计.与一般布局的存储器相比,采用这两种技术使存储器的功耗降低了43%,而面积仅增加了18%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	沈绪榜	西安微电子技术研究所研究生部	152	962	15.0	25.0
2	刘兴旺	西安微电子技术研究所研究生部	3	13	2.0	3.0
3	冯国臣	西安微电子技术研究所研究生部	8	66	4.0	8.0