SRAM静态低功耗设计

• 作者: 夏光 封晴 章慧彬
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 静态存储器 静态漏电 低功耗 SRAM Isb
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 电路设计
• 页码范围: 16-19
• 页数: 4页
• 分类号: TN402
• 字数: 2279字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2008.11.005

摘要

在标准的Fabless CMOS工艺线上,由于没有对静态存储器生产进行过专门的工艺优化,在有大规模SRAM嵌入设计的ASIC与SoC电路中,静态电流较大.文章讨论了静态存储器单元静态漏电模式,采用了国内某标准CMOS工艺线提供的0.25 μm SPICE模型,使用HSPICE软件对六管静态存储器单元的静态漏电进行了模拟,介绍了一种高可靠、基于0.25μm标准CMOS工艺的低功耗静态存储器设计的解决方案,适用于要求低待机功耗的标准静态存储器、嵌入式静态存储器电路设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	章慧彬	中国电子科技集团公司第五十八研究所	12	31	4.0	5.0
2	封晴	中国电子科技集团公司第五十八研究所	5	21	3.0	4.0
3	夏光	中国电子科技集团公司第五十八研究所	1	6	1.0	1.0