一种4-Mb高速低功耗CMOS SRAM的设计

• 作者: 张树丹 李天阳 石乔林 薛忠杰
• 来源期刊: 微电子学与计算机
• 关键词: 静态存储器 灵敏放大器 存取时间
• 年，卷（期）: 2005,（11）
• 页码范围: 63-65,70
• 页数: 4页
• 分类号: TN492
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2005.11.019

摘要

高性能的系统芯片对数据存取速度有了更严格的要求,同时低功耗设计已成为VLSI的研究热点和挑战.本文设计了一款4-Mb(512K×8bit)的高速、低功耗静态存储器(SRAM).它采用0.25μm CMOS标准工艺和传统的六管单元.文章分析了影响存储器速度和功耗的原因,重点讨论了存储器的总体结构、灵敏放大器及位线电路.通过系统优化,达到15ns的存取时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张树丹		12	35	3.0	4.0
2	薛忠杰		13	104	6.0	10.0
3	李天阳	江南大学信息工程学院	4	11	2.0	3.0
4	石乔林	江南大学信息工程学院	4	14	3.0	3.0