利用基地址相关的低功耗数据cache设计

• 作者: 严晓浪 张宇弘 汪乐宇 王界兵
• 来源期刊: 浙江大学学报（工学版）
• 学科: 工学
• 关键词: cache 低功耗 中央处理器 微体系结构
• 年，卷（期）: 2005,（10）
• 所属期刊栏目: 自动化技术、计算机技术
• 页码范围: 1524-1528
• 页数: 5页
• 分类号: TN47|TP303
• 字数: 3190字
• 语种: 中文
• DOI: 10.3785/j.issn.1008-973X.2005.10.014

摘要

为了减少以地址偏移为主要寻址方式的精简指令处理器中数据cache的功耗,提出了充分利用读写指令相对于基地址的关联性,减少对cache的数据存储器和标志存储器的访问次数.通过建立两个数据结构来保存组选择信息:一个与通用寄存器一一对应的有效位表用来保证基地址仍然维持在原cache行;一个组选择信息表用来记录最近的cache访问的组选择信息,减少比较代价.该方法适用于多个组的组关联cache和可锁定的cache设计,已被应用于200 MHz的精简指令集(RISC)处理器中.该处理器采用TSMC0.18μm工艺,对一些基准程序进行了测试,结果显示该方法可以节省大约30%的数据cache功耗,还具有硬件代价小的优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	汪乐宇	浙江大学数字技术及仪器研究所	61	1211	17.0	33.0
2	张宇弘	浙江大学数字技术及仪器研究所	17	86	6.0	9.0
3	王界兵		2	8	1.0	2.0