基于半随机矩阵的LDPC编码器的Verilog HDL设计

• 作者: 尹晓琦 柯伟 殷奎喜 赵华
• 来源期刊: 南京师范大学学报（工程技术版）
• 学科: 工学
• 关键词: LDPC码 半随机校验矩阵 QuartusII5.0 VerilogHDL
• 年，卷（期）: 2006,（2）
• 页码范围: 34-37
• 页数: 4页
• 分类号: TN911.22
• 字数: 2176字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-1292.2006.02.008

摘要

低密度奇偶校验码(Low-Density-Parity-Checkcodes,LDPC码)是第四代通信系统强有力的竞争者,是一种逼近香农限的线性分组码,译码的复杂度较低;其直接编码运算量较大,通常具有码长的二次方复杂度.介绍了如何构造线性的编码,以降低LDPC码的编码复杂度;研究并设计了用大规模集成电路去实现一个LDPC码的编码.以(6,2,3)码为例,采用基于半随机校验矩阵的编码方法,以控制编码运算量为线性复杂度,并在QuartusII5.0软件平台上采用基于CPLD的VerilogHDL语言编程仿真实现了编码的过程,给出了编码的结构图和仿真波形,为LDPC码的硬件实现和实际应用提供了依据.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵华	南京师范大学物理科学与技术学院	36	140	7.0	10.0
2	殷奎喜	南京师范大学物理科学与技术学院	84	343	9.0	13.0
3	尹晓琦	南京师范大学物理科学与技术学院	6	29	3.0	5.0
7	柯伟	南京师范大学物理科学与技术学院	1	3	1.0	1.0