一种高效的H.264 CABAC解码器的VLSI结构

• 作者: 张建龙 李云松 石迎波
• 来源期刊: 西安电子科技大学学报（自然科学版）
• 学科: 工学
• 关键词: H.264/AVC CABAC解码器 大规模集成电路 有限状态机
• 年，卷（期）: 2006,（6）
• 页码范围: 844-848,891
• 页数: 6页
• 分类号: TN919.81
• 字数: 3986字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2400.2006.06.002

摘要

提出一种H.264/AVC中基于上下文的自适应二进制算术编码(CABAC)解码器的硬件设计方法,在采用并行结构的基础上,给出了一种高效的VLSI实现方案.采用两级有限状态机结构控制宏块解码过程,并通过对残差系数存储器的定时清零解决了数据存储耗时的问题,大大降低了解码控制的复杂度,从而提高解码速度,达到每1至2个时钟解出1比特.仿真结果表明,该方案能满足H.264/AVC main profile CIF 30fps实时解码的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李云松	西安电子科技大学综合业务网理论与关键技术国家重点实验室	69	435	11.0	16.0
2	张建龙	西安电子科技大学综合业务网理论与关键技术国家重点实验室	13	55	4.0	6.0
3	石迎波	西安电子科技大学综合业务网理论与关键技术国家重点实验室	5	26	2.0	5.0