数字匹配滤波器的递归折叠实现

• 作者: 安建平 沈业兵 王爱华
• 来源期刊: 北京理工大学学报
• 学科: 工学
• 关键词: 数字匹配滤波器 递归延迟线 折叠DMF 时分复用
• 年，卷（期）: 2006,（8）
• 所属期刊栏目: 光学与电子工程
• 页码范围: 733-736
• 页数: 4页
• 分类号: TN913
• 字数: 3207字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-0645.2006.08.020

摘要

针对数字匹配滤波器(DMF)的FPGA实现提出一种优化结构. 利用16位移位寄存器(SRL16E)的存储潜力,设计递归延迟线(RDL);再利用RDL抽头个数倍减而抽头样本速率倍增的特点和时分复用技术,提出DMF的递归折叠结构. 该结构以提高工作时钟频率为代价,增大延迟线的采样率以及相关运算单元的吞吐率,从而成倍降低DMF的资源消耗. 当采用1/4递归折叠结构时,资源消耗仅为优化前的1/3.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	安建平	北京理工大学信息科学技术学院电子工程系	152	875	14.0	20.0
2	沈业兵	北京理工大学信息科学技术学院电子工程系	9	80	5.0	8.0
3	王爱华	北京理工大学信息科学技术学院电子工程系	42	299	8.0	15.0