BESⅢ主触发系统VME机箱快控制插件的设计

• 作者: 刘振安 司孝平 赵棣新
• 来源期刊: 佳木斯大学学报（自然科学版）
• 学科: 工学
• 关键词: VME总线 FPGA 仿真
• 年，卷（期）: 2006,（2）
• 页码范围: 238-241
• 页数: 4页
• 分类号: TP303+.2
• 字数: 836字
• 语种: 中文
• DOI: 10.3969/j.issn.1008-1402.2006.02.026

摘要

提出了"可预置计数限的计数逻辑"和"有暂停控制的双向计数器逻辑",解决了VME总线主板所能处理的中断的频率与输入信号脉冲的频率不匹配的难题,消除了某些信号与系统时钟异步造成的准稳态;所设计的插件实现了VME总线程控流水线式发中断的功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	司孝平		11	44	4.0	6.0
2	赵棣新	中科院高能所	1	0	0.0	0.0
3	刘振安	中科院高能所	1	0	0.0	0.0