一种500MHz高性能锁相环的设计

• 作者: 孙义和 殷树娟 薛冰 贺祥庆
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 锁相环 鉴相器 电荷泵 压控振荡器
• 年，卷（期）: 2006,（1）
• 页码范围: 158-161
• 页数: 4页
• 分类号: TN402
• 字数: 2980字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2006.01.045

摘要

随着专用集成芯片(ASIC)和系统芯片(SOC)的飞速发展,芯片内部生成可变频率的稳定时钟变得至关重要,设计一个高性能锁相环正是适应了这样的需求.本文在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构.它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片(ASIC)和系统芯片(SOC)的实现提供最基础且最重要的可应用时钟产生电路.模拟结果表明:该锁相环可稳定输出500 MHz时钟信号,稳定时间小于700 ns,在1.8 V电源下的功耗小于18 mW,噪声小于180 mV.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙义和	清华大学微电子学研究所	52	284	9.0	15.0
2	殷树娟	清华大学微电子学研究所	4	15	2.0	3.0
3	薛冰	清华大学微电子学研究所	2	14	2.0	2.0
4	贺祥庆	清华大学微电子学研究所	12	56	5.0	7.0