一种低相噪低杂散1.08GHz锁相环设计

• 作者: 武照博 王兴华 王征晨
• 来源期刊: 微电子学与计算机
• 关键词: 锁相环 相位噪声 参考杂散
• 年，卷（期）: 2018,（6）
• 页码范围: 47-51
• 页数: 5页
• 分类号: TN432
• 语种: 中文

摘要

基于TSMC90 nm CMOS工艺设计了一款高性能锁相环.深入分析了电荷泵的噪声和杂散性能,讨论了LC压控振荡器的锁定范围理论计算以及相位噪声,并且给出了环路滤波器的设计方法.通过MATLAB软件对锁相环整体相位噪声进行系统建模与分析,以优化锁相环的整体相位噪声.整体芯片面积为530μm×720μm,功耗为33 mW.测试结果表明,在频偏1 M Hz处的相位噪声为-110.6 dBc,参考杂散-56.935 dBc.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王兴华	北京理工大学信息与电子学院北京市硅基高速片上系统工程技术研究中心	20	57	4.0	6.0
2	王征晨	北京理工大学信息与电子学院北京市硅基高速片上系统工程技术研究中心	6	5	2.0	2.0
3	武照博	北京理工大学信息与电子学院北京市硅基高速片上系统工程技术研究中心	3	3	1.0	1.0