循环冗余校验码并行算法的研究与实现

• 作者: 姚威
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: CRC串行计算 CRC并行计算 Verilog-HDL
• 年，卷（期）: 2006,（9）
• 所属期刊栏目: 设计与实现
• 页码范围: 112-114
• 页数: 3页
• 分类号: TN91
• 字数: 1895字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2006.09.033

摘要

通过对传统串行CRC(循环冗余校验)电路中各移位寄存器状态的观察与分析,推导出并行算法的逻辑关系式,使用Verilog-hdl语言实现了并行算法并给出了仿真结果,仿真结果表明与串行算法相比并行算法提高了校验速率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	姚威	华中科技大学工程计算与仿真研究所	1	27	1.0	1.0