基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统

• 作者: 于大勇 杨焱
• 来源期刊: 现代电子技术
• 关键词: HDB3编解码 NRZ码 FPGA实现 硬件加速
• 年，卷（期）: 2006,（21）
• 所属期刊栏目: 通信设备
• 页码范围: 30-31,34
• 页数: 3页
• 分类号: TN91
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2006.21.010

摘要

首先介绍了HDB3编解码的原理和方法,提出了一种基于FPGA实现的4路E1信号HDB3高速编解码的方法,同时给出了编解码单元硬件加速的实现原理,具有电路简单、可靠、性价比高等优点,可完成NRZ码到HDB3码和HDB3码到NRZ码的转换,满足宽带数据传输的要求.基于Altera Cyclone可编程逻辑器件,采用VHDL语言完成了4×2.048 Mb/s HDB3编解码单元,硬件仿真结果表明,设计能够满足G.703规范对HDB3编解码的要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨焱	北京交通大学电子信息工程学院	23	40	3.0	5.0
2	于大勇	北京交通大学电子信息工程学院	1	0	0.0	0.0