RS+交织+卷积码级联纠错的FPGA实现

• 作者: 李志坚 邓宏贵 黎辉勇
• 来源期刊: 信息与控制
• 关键词: FPGA RS码 交织码 卷积码 级联码
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 实际问题研讨
• 页码范围: 772-776
• 页数: 5页
• 分类号: TN957.52+1
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0411.2007.06.020

摘要

为了提高编解码速率,更好地满足实时收发系统的要求,本文提出了采用由纯硬件电路构成的现场可编程逻辑门阵列(Field Programmable Gate-Array,FPGA)取代CPU系统的纠错码策略.该策略先把RS(Reed Solomon)、交织、卷积编解码分别模块化,然后通过端口映射方式对它们进行逻辑组织以实现整个编解码的级联.分析表明,用FPGA构成的纠错码系统不仅使电路大大简化,稳定性得到极大提高,而且可编程逻辑器件的高智能化使整个系统的设计、调试周期大大缩短.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邓宏贵	中南大学物理科学与技术学院电子信息系	54	476	12.0	20.0
2	黎辉勇	中南大学物理科学与技术学院电子信息系	3	26	2.0	3.0
3	李志坚	中南大学物理科学与技术学院电子信息系	32	146	7.0	11.0