802.11b中卷积码和Viterbi译码的FPGA设计实现

• 作者: 元锋刚 许海涛
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: 卷积码 Viterbi译码 FPGA 回溯译码
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 专题技术与工程应用
• 页码范围: 51-53
• 分类号: TN914
• 字数: 1977字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2012.01.016

摘要

卷积码是一种重要的信道纠错编码方式,其纠错性能通常优于分组码,目前（2,1,6）卷积码已广泛应用于无线通信系统中,Viterbi译码算法能最大限度地发挥卷积码的纠错性能。阐述了802.11b中卷积码的编码及其Viterbi译码方法,给出了编译码器的设计方法,并利用Verilog HDL硬件描述语言完成编译码器的FPGA实现。使用逻辑分析仪,在EP2C5T144C8芯片上完成了编译码器的硬件调试。